123
Synplify Pro

Synplify Pro

Generik FPGA sintesis front-end untuk FPGAs seperti Xilinx dan Altera.
Generik FPGA sintesis front-end untuk FPGAs seperti Xilinx dan Altera.

WebSite:

Kategori

Alternatif untuk Synplify Pro untuk semua platform dengan sebarang lesen

Synopsys Design Compiler

Synopsys Design Compiler

Perisian logik sintesis ASIC untuk menyusun Verilog, VHDL, dan Sistem Verilog ke dalam topeng GDSII untuk pembuatan IC.
Scriptum

Scriptum

Scriptum adalah editor teks percuma yang difokuskan pada reka bentuk VHDL dan Verilog, berjalan pada Windows dan Linux.Menggunakan antara muka tetingkap dokumen berganda digabungkan dengan halaman tab, ia menawarkan persekitaran licin untuk mengedit VHDL, Verilog dan fail bahasa lain.