
0
Generik FPGA sintesis front-end untuk FPGAs seperti Xilinx dan Altera.
WebSite:
http://www.synopsys.com/Tools/Implementation/FPGAImplementation/FPGASynthesis/Pages/SynplifyPro.aspxKategori
Alternatif untuk Synplify Pro untuk semua platform dengan lesen komersil

1
Synopsys Design Compiler
Perisian logik sintesis ASIC untuk menyusun Verilog, VHDL, dan Sistem Verilog ke dalam topeng GDSII untuk pembuatan IC.